File:FPGA cell example.png
Vai alla navigazione
Vai alla ricerca
Dimensioni di questa anteprima: 799 × 359 pixel. Altre risoluzioni: 320 × 144 pixel | 957 × 430 pixel.
File originale (957 × 430 pixel, dimensione del file: 7 KB, tipo MIME: image/png)
 |
Questo file e la sua pagina di descrizione (discussione · modifica) si trovano su Wikimedia Commons (?) |
Dettagli
| Descrizione |
English: An example of how an FPGA logic cell can look like, incl a 4 inp. LUT (or two 3-LUTs), a Full Adder and a D-type Flip Flop. The 2 muxes to the right have their select signal set during the programming of the cell.
Svenska: Exempel på hur en logisk cell i en FPGA kan vara uppbyggd, inkl. en 4-LUT (eller två 3-LUTar), en Fulladderare och en D-flip-flop. De två muxarna till höger får sina select-signaler satta vid programmeringen av cellen.
العربية: مثال على كيفية بناء خلية منطقية في (FPGA)، تشمل (LUT) بأربع مداخل (أو اثنين من (3-LUT)، جامع كامل و (D-type Flip Flop). يتم ضبط إشارات التحديد الخاصة بالمبدّلين (muxes) الموجودين على اليمين خلال برمجة الخلية. |
| Data | |
| Fonte | Opera propria |
| Autore | Petter.kallstrom |
|
Questa immagine (categorizzazione automatica: technology) o tutte le immagini in questa categoria o galleria dovrebbero essere ricreate usando grafica vettoriale come file SVG. Questo offre diversi vantaggi: vedi Commons:Media for cleanup per maggiori informazioni. Se è disponibile una versione in formato SVG di questa immagine, per favore caricala. Dopo aver caricato un file SVG, sostituisci questo avviso con il template {{Vector version available|nome_immagine.svg}}.
|
Licenza
|
Io, detentore del copyright su quest'opera, la rilascio nel pubblico dominio. Questa norma si applica in tutto il mondo. In alcuni paesi questo potrebbe non essere legalmente possibile. In tal caso: Garantisco a chiunque il diritto di utilizzare quest'opera per qualsiasi scopo, senza alcuna condizione, a meno che tali condizioni siano richieste dalla legge. |
Cronologia del file
Fare clic su un gruppo data/ora per vedere il file come si presentava nel momento indicato.
| Data/Ora | Miniatura | Dimensioni | Utente | Commento | |
|---|---|---|---|---|---|
| attuale | 18:20, 2 mag 2010 | | 957 × 430 (7 KB) | Petter.kallstrom | {{Information |Description={{en|1=An example of how an FPGA logic cell can look like, incl a 4 inp. LUT (or two 3-LUTs), a Full Adder and a D-type Flip Flop. The 2 muxes to the right have their select signal set during the programming of the cell.}} {{sv| |
Pagine che usano questo file
Le seguenti 2 pagine usano questo file:
Utilizzo globale del file
Anche i seguenti wiki usano questo file:
- Usato nelle seguenti pagine di cs.wikipedia.org:
- Usato nelle seguenti pagine di de.wikipedia.org:
- Usato nelle seguenti pagine di en.wikipedia.org:
- Usato nelle seguenti pagine di et.wikipedia.org:
- Usato nelle seguenti pagine di eu.wikipedia.org:
- Usato nelle seguenti pagine di hu.wikipedia.org:
- Usato nelle seguenti pagine di ja.wikipedia.org:
- Usato nelle seguenti pagine di simple.wikipedia.org:
- Usato nelle seguenti pagine di sr.wikipedia.org:
- Usato nelle seguenti pagine di sv.wikipedia.org: